Artikel-ID: 000084071 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.09.2012

Warum fügt die Altera Serial RapidIO IP mehr als 31 /A/ Zeichen während der IDLE1-Sequenz ein?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Es wurde ein Problem festgestellt, bei dem die Altera® serielle RapidIO-IP® den Insert-Modus als die angegebenen maximal 31 /A/-Zeichen während einer IDLE1-Sequenz überschreiten kann. Obwohl aufgrund dieses Verhaltens keine Interoperabilität von physikalischen Problemen festgestellt wurde, stimmt dieses Problem technisch nicht mit der Spezifikation überein.

Lösung

Dieses Problem soll in einer zukünftigen Version der Altera Serial RapidIO IP behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 29 Produkte

เอฟพีจีเอ Cyclone® IV GX
เอฟพีจีเอ Arria® GX
Cyclone® V ST SoC-FPGA
เอฟพีจีเอ Arria® II GX
Stratix® II FPGAs
Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Stratix® IV E
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Stratix® V E
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Arria® II GZ
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GZ
Arria® V ST SoC-FPGA
Arria® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® II
Cyclone® III FPGAs
เอฟพีจีเอ Cyclone® III LS
เอฟพีจีเอ Cyclone® IV E
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® IV GT
Cyclone® V SE SoC-FPGA
เอฟพีจีเอ Stratix® II GX
Stratix® III FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.