Artikel-ID: 000084025 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 15.04.2015

Wie richte ich Edge-Linien und aktive Bildlinie für die Clocked Video Output (CVO, CVO-II) ein? Gibt es Richtlinien für gültige Parametereinstellungen für die CVO?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Verwenden Sie die folgenden Regeln für das Festlegen von Kantenlinien für die IP-Kerne für die getaktete Videoausgabe.
Lösung

F ansteigende Kantenlinie >= Vertikales Leeren ansteigende Kantenlinie

F ansteigende Edge-Linie < vertikaler Blanking ansteigender Randlinie (vertikaler Sync vertikaler vorderer Vorbau mit vertikaler Vorderansicht)

F herabfallende Kantenlinie < aktive Bildlinie.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 31 Produkte

เอฟพีจีเอ Arria® II GZ
เอฟพีจีเอ Cyclone® IV GX
Cyclone® III FPGAs
เอฟพีจีเอ Arria® GX
เอฟพีจีเอ Cyclone® II
Cyclone® V ST SoC-FPGA
เอฟพีจีเอ Arria® II GX
Stratix® II FPGAs
เอฟพีจีเอ Cyclone® IV E
เอฟพีจีเอ Arria® V GX
Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Arria® V GZ
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Arria® V GT
Cyclone® V SE SoC-FPGA
เอฟพีจีเอ Intel® Arria® 10 GX
Intel® Arria® 10 GT SoC-FPGA
เอฟพีจีเอ Intel® Arria® 10 GT
Arria® V ST SoC-FPGA
Arria® V SX SoC-FPGA
เอฟพีจีเอ Stratix® II GX
เอฟพีจีเอ Stratix® V GT
Stratix® III FPGAs
เอฟพีจีเอ Stratix® IV E
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Stratix® V E
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® V GX

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.