Beschreibung
Aufgrund einer Einschränkung in der Synplify-Softwareversion 2011.09 und früher werden Multi-Bit-Tri0- und Tri1-Busse in Verilog HDL-Code möglicherweise nicht in Synplify Software unterstützt. Diese Busse können in Altera generierten IP-Dateien auftreten.
Lösung
Um diese Einschränkung zu umgehen, ersetzen Sie tri0- oder tri1-Typen durch Drahttypen und stellen Sie sicher, dass sie zur Korrektur von Standardwerten angetrieben werden, wenn sie andernfalls nicht angezeigt wurden.
Diese Einschränkung wird voraussichtlich in einer zukünftigen Version der Synplify-Software behoben.