Artikel-ID: 000083978 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 31.10.2016

Arria 10 PCI-Express-Benutzerhandbüchern zeigen falsches Timing für die Konfigurationsraumsignale der Transaktionsebene an

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Die Arria-10-Avalon-ST-Schnittstelle für PCIe-Lösungen-Benutzer Leitfaden und Arria der 10-Avalon-MM-Schnittstelle für PCIe-Lösungen Das Benutzerhandbuch zeigt ein falsches Timing-Diagramm für die Transaktionsebene Konfigurationsraumsignale (tl_cfg*). Die Transaktionsebene Configuration Space Interface ist ein Multi-Zyklus-Pfad. Sie müssen diese Schnittstelle zum Beispiel verwenden in der Mitte des 8-Zyklus-Fensters, um einen ordnungsgemäßen Betrieb zu gewährleisten.

Lösung

Dieses Problem wurde in den Versionen dieser Benutzer vom 31. Oktober 2016 behoben. Führer.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.