Artikel-ID: 000083954 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 21.07.2015

Warum treten zeitweilige Verbindungsprobleme auf, wenn die Stratix V oder Arria V GZ Hard IP für PCI Express Gen 2 Kern verwendet wird?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Bei der Verwendung der Stratix® V oder Arria V GZ Hard IP für DEN PCI Express® IP-Kern gibt es ein Problem, wobei die Verbindung nicht konsistent aufkommt.  Dieses Problem tritt auf, wenn der Kern als nativer Gen-2-Kern konfiguriert ist.  Dieses Problem ist mit dem PCIe® Hard Reset Controller (HRC) verbunden.

    Das Geltend machen von PERST oder Local Reset hilft nicht, die Verbindung hochzufahren.  Durch die Neuprogrammierung der FPGA kann es möglich sein, dass die Verbindung aktiviert wird, aber dies ist auch inkonsistent.

    Lösung

    Um dieses Problem in Quartus II Softwareversion 12.1 SP1 zu beheben, gehen Sie wie folgt vor, um auf den Soft-Reset-Controller (SRC) zu wechseln:

    Für den MegaWins-Flow™:
    1) Bearbeiten Sie die Datei />variant>/synthese/.v
    2) Suchen Sie nach der Zeichenkette "hip_hard_reset_hwtcl"
    3) Parameter hip_hard_reset_hwtcl = 0 festlegen
    4) Variante.v speichern
    5) Gehen Sie zu Schritt 7

    Für den Qsys-Flow:
    1) Bearbeiten Sie mithilfe eines Texteditors die .qsys-Datei
    2) Suchen Sie nach der Zeichenkette "force_src"
    3) Stellen Sie sicher, dass die folgenden Parameter wie unten dargestellt eingestellt sind:


    4) Speichern Sie die Änderungen in der .qsys-Datei
    5) Erstellen Sie das Qsys-System erneut, um die vorgenommenen Änderungen an den zugrunde liegenden Designdateien anzuwenden
    6) Gehen Sie zu Schritt 7

    Gängige Schritte:
    7) Öffnen Sie die Datei //submodules/sv_xcvr_pipe_native.sv
    8) Nach "cal_offset_mode" suchen
    9) Wenn die folgenden Zeilen mit denen in Ihrer sv_xcvr_pipe_native.sv-Datei übereinstimmen, machen Sie die Änderungen wie in Schritt 10 gezeigt, andernfalls fahren Sie mit Schritt 11 fort

    .cal_offset_mode ((protocol_version == "Gen 2") ? "MODE_ACCUMULATION_MIDSWEEP" : "MODE_INDEPENDENT"),
    .cal_oneshot((protocol_version == "Gen 2") ? "ONESHOT_ON" : "ONESHOT_OFF"),
    .rx_dprio_sel(protocol_version == "Gen 2") ? "RX_CALIBRATION_SEL" : "RX_DPRIO_SEL"),

    10)
    .cal_offset_mode ("MODE_INDEPENDENT"),
    .cal_oneshot ("ONESHOT_OFF"),
    .rx_dprio_sel ("RX_DPRIO_SEL"),

    11) Neukompilierung des Designs
    12) Suchen Sie in der Map-Berichtdatei (z. B. .top.map.rpt) nach hip_hard_reset_hwtcl und stellen Sie sicher, dass der Wert auf 0 gesetzt ist

    Beachten Sie, dass das Vornehmen von Änderungen am Qsys-System oder PCIe-Kern und die Erneuerung einige oder alle Änderungen rückgängig machen können.

    Dieses Problem wurde in v13.1 der Quartus II Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    เอฟพีจีเอ Arria® V GZ
    เอฟพีจีเอ Stratix® V E
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.