Artikel-ID: 000083922 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 01.07.2014

Wie kann ich den Stratix V PCI Express Gen3 PIPE-Modus simulieren?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Lösung

    1. Ersetzen Sie die bestehende Datei altpcietb_pipe32_driver.v  und altpcietb_pipe32_hip_interface.v unter \simulation\submodules durch die angeschlossenen Dateien

    2. Setzen Sie die folgenden Parameter, um die PIPE-Simulation zu ermöglichen

    Eine. Einstellen der Parameter hip_ctrl_simu_mode_pipe und enable_pipe32_phyip_ser_driver_hwtcl auf 1 in Testbench der obersten Ebene bei der Instanziierung des PCIe Hard IP-Moduls

    B. Setzen Sie parameter enable_pipe32_sim_hwtcl auf 1 in der Top-Level-Wrapper-Option des PCIe Hard IP-Moduls bei der Instanziierung altpcie_sv_hip_ast_hwtcl Moduls

    Beachten Sie, top_tb als Testbench-Instanzname in den beiden angehängten Dateien als Beispiele verwendet wird, wenn der Pfad HIP_256_PIPEN1B bzw. HIP_INTERFACE definiert wird.

    In altpcietb_pipe32_hip_interface.v:

    definieren Sie HIP_INTERFACE top_tb.dut_pcie_tb.g_altpcie_hip_pipe32_sim_probe.altpcietb_pipe32_hip_interface

    Stellen Sie sicher, dass der Testbench-Instanzname (top_tb) entsprechend Ihrer Designhierarchie geändert wird.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.