Artikel-ID: 000083919 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.06.2013

Was sind die AXI-Transaktions-Master-IDs (12 Bit) auf der HPS2FPGA-Bridge?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die AXI Transaction Master ID (12 Bits) Mappings auf der HPS2FPGA Bridge sind unten dokumentiert:
-----------------------------
Hauptname ----ID
-----------------------------
L2M0 (MPU) --- 12'b0xxxxxxxx010
DMA---- 12'b00000xxxx001
ECONTROLLER0---- 12'b10000xxxx001
ECONTROLLER1---- 12'b10000xxxx010
USB0---- 12'b100000000011
USB1---- 12'b100000000110
NAND---- 12'b1xxxxxxxx100
ETR---- 12'b100000000000
DAP---- 12'b000000000100
SDMMC---- 12'b100000000101
-----------------------------

Lösung Diese Informationen werden zur nächsten Version des Cyclone® V Gerätehandbuchs hinzugefügt.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.