Artikel-ID: 000083916 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 11.03.2013

Fehler (10232): Verilog HDL-Fehler bei altera_merlin_burst_uncompressor.sv(174): Index 5 kann nicht außerhalb des angegebenen Bereichs [4:0] für den Vektor "addr_width_burstwrap" fallen

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® II Softwareversion 11.1 und neuer können Sie beim Erstellen eines Designs, das ein Qsys-System enthält, einen ähnlichen Fehler wie die oben angezeigte Meldung sehen. Die Ursache des Problems bezieht sich auf die Beschränkung der Master-Adressbreite unter den folgenden Bedingungen:

    address width <= burst count width log2(number of symbols/burst)
    Lösung

    Um dieses Problem zu umgehen, führen Sie eine der folgenden zwei Aktionen durch:

    • Weisen Sie den Slave einer höheren Basisadresse zu, wodurch die Adressbreite des Masters erhöht wird.
    • Ändern Sie den Slave so, dass er eine größere Adressbreite hat

    Dieses Problem wird voraussichtlich in einer zukünftigen Version der Quartus II Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.