Das zweite und nachfolgende Gerät in der Kette werden aktiv, sobald das nCEO-Signal des vorherigen Geräts niedrig wird. Allerdings wird das nCEO-Signal vom endgerätenden Gerät nicht unbedingt an der Bytegrenze aktiv. Wenn die Konfigurationsdaten des Benutzers nicht auf dem ersten DCLK-Rand gültig sind, nach dem nCEO niedrig wird, wird das Gerät falsche Daten riegeln und nie eine erfolgreiche Konfiguration erzielen. Dies tritt nur in Situationen auf, in denen der Benutzer den Bus teilt, auf dem die Konfigurationsdaten präsentiert werden, so dass die Konfigurationsdaten nur für einen Teil des Byte-Zeitraums gültig sind.
Auf ähnliche Weise wird die RDYnBSY-Zeile des zweiten Geräts am ersten Taktrand niedrig sein, nachdem der NCEO niedrig wird, was darauf hinweist, dass Daten in das Gerät eingesteckt wurden. Daher darf RDYnBSY nicht auf die Byte-Begrenzung für die zweiten und nachfolgenden Geräte in der Kette übergehen.
Der spezifische Ort des nCEO-Wechsels innerhalb des Byte wird in AN116 nicht definiert. Nur Stratix Geräte garantieren, dass der nCEO-Übergang auf eine Byte-Begrenzung fällt, können alle anderen Geräte Mid-Byte umstellen.
Dieses Problem kann behoben werden, indem sichergestellt wird, dass das zweite Gerät korrekte Konfigurationsdaten am ersten ansteigenden Rand von DCLK sieht, nachdem das nCEO-Signal niedrig wird. Dies kann erreicht werden, indem das nCEO-Signal verzögert wird, indem externe Register oder ein externes RC-Netzwerk verwendet werden, oder indem das nächste Byte an Daten nach dem nCEO-Übergang präsentiert wird.