Artikel-ID: 000083784 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum simuliert meine 32-Bit-VHDL (oder eine höhere) VH LPM_COUNTER DL nicht korrekt während der Funktionssimulation?

Umgebung

  • Simulation
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung Dieses Problem besteht in der Mentor Graphics® ModelSim® Softwareversion 5.5e und in der Altera® Quartus®II Software Version 2.0, wenn Sie die 220model.vhd Und 220pack.vhd Dateien (in der Software enthalten).

    VHDL-Zähler mit weniger als 32 Bits werden nicht angezeigt. Verilog HDL ist von diesem Problem nicht betroffen.

    Um dieses Problem zu beheben, installieren Sie die Quartus II Software Version 2.0 Service Pack 1 und verwenden Sie dann die Dateien 220model.vhd und 220pack.vhd (im Service Pack 1 enthalten).

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.