Artikel-ID: 000083777 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.02.2013

RapidIO II IP Core rx_cal_busy und tx_cal_busy Signale haben eine falsche Richtung

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    In der ersten Version des RapidIO II IP-Kerns werden die und tx_cal_busy die rx_cal_busy Signale werden fälschlicherweise als Eingangssignale angegeben. Diese Signale sollten Ausgangssignale des IP-Kerns sein.

    Lösung

    Um dieses Problem in Ihren RapidIO II IP-Kern-Varianten zu beheben, bearbeiten Sie die Datei der obersten Ebene <Variation>.v und die Top-Level-Simulationsdatei <Variation>_sim/<Variation>.v, oder in den entsprechenden .vhd-Dateien , um diese Signale als Ausgangssignale. Die Deklarationen sind im RapidIO korrekt Interne II IP-Core-Module.

    Dieses Problem wurde in Version 12.1 SP1 des RapidIO II behoben MegaCore-Funktion.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.