Artikel-ID: 000083765 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 28.08.2012

Warum sehe ich, dass mein Cyclone III oder Cyclone IV LVDS_E_3R Ausgabesignal invertiert ist?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in den Quartus® II Softwareversionen 10.1 SP1 und früher können Sie in Cyclone® III oder Cyclone IV Geräten invertierte LVDS_E_3R Ausgabesignale sehen. Dies kann auftreten, wenn NOT-Gate-Push-Back im Ausgaberegister implementiert und das Ausgaberegister im I/O-Element platziert wird. NOT-Gate-Push-Back tritt auf, wenn ein Register einen anfänglichen hohen Wert hat, z. B. wenn die Quartus-II-Synthese eine vorkonfigurierte Preset mithilfe eines Backends implementiert.

    Lösung

    Führen Sie eine der folgenden Schritte durch, um dieses Problem zu beheben:

    • Verhindern, dass das Register im I/O-Element platziert wird, indem Sie die FAST_OUTPUT_REGISTER folgende Zuweisung verwenden:
    • set_instance_assignment -name FAST_OUTPUT_REGISTER OFF -to
    • Oder verhindern Sie die Implementierung von NOT-Gate-Push-Back, indem Sie den ursprünglichen hohen Wert für das Ausgaberegister entfernen, z. B. durch Entfernen der Vordefinierten.

    Dieses Problem wurde ab Version 11.1 der Quartus II Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    Cyclone® III FPGAs
    เอฟพีจีเอ Cyclone® III LS
    เอฟพีจีเอ Cyclone® IV E
    เอฟพีจีเอ Cyclone® IV GX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.