Kritisches Problem
Dieser Errata wirkt sich auf die Dreifach-Speed-Ethernet-MegaCore-Funktion aus.
Der Phasenausgleich FIFO-Lese-Takt im Transceiver wird nicht vom gleichen Takt angetrieben, der den 1000BASE-X PCS-Empfänger steuert Logik. Dies verursacht eine falsche Timing-Analyse und einen Datenfehler.
Dieses Problem betrifft Varianten der MAC-Funktion mit 1000BASE-X PCS-Funktion und integrierte PMA.
Dieses Problem hat keine Problemumgehung. Dieses Problem wurde in der Version behoben 12.0 der Dreifach-Speed-Ethernet-MegaCore-Funktion.