Artikel-ID: 000083760 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 25.12.2015

Warum werden die Ausgabedaten am falschen Rand der Taktfrequenz getaktet?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung Aufgrund eines Problems in der Quartus® II Softwareversion 15.0 und früher sehen Sie möglicherweise, dass das IO-Ausgaberegister am falschen Rand getaktet ist.
    Dies tritt in Stratix®-V-Designs auf, bei denen das I/O-Ausgabe-Register und IO-Output-Enable-Register verwendet werden und beide am negativen Rand der Taktfrequenz getaktet werden. Sie werden sehen, dass die Daten falsch am ansteigenden Rand getaktet werden.
    Lösung

    Um dieses Problem zu umgehen, verwenden Sie entweder Kernregister für das Ausgaberegister und Output Enable Register oder takten die Register am ansteigenden Rand einer invertierten Uhr.

    Dieses Problem wird voraussichtlich in einer zukünftigen Version der Quartus Prime Software behoben werden.


    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V E
    เอฟพีจีเอ Stratix® V GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.