Kritisches Problem
Während der Kompilierung analysiert die Quartus® II Software jede Speicherinstanz und implementiert sie in M9K-Block(en) mit der breitesten Datenbreite, die für optimale Leistung in diese Speichertiefe passen kann. Wenn die RAM-Bit-Reservation-Einstellung global auf das Design angewendet wurde, kann dies dazu führen, dass die Lösung auf eine Speicherinstanz mit schmaler Datenbreite angewendet wird, die nicht für das Leseproblem mit dem M9K-Speicherblock anfällig ist.
Für eine logische Speicherinstanz, die zwei Takte und 128 x 8 groß ist, ist die breiteste M9K-Konfiguration, die für den Speicher geeignet ist, der 256x36-Modus. Die Quartus II Software kann eine solche Implementierung wählen und anschließend die Lösung auf diese Speicherinstanz anwenden. Eine auf diese Weise implementierte Speicherinstanz wäre nicht anfällig für das Leseproblem mit dem M9K-Speicherblock, da die M9K in diesem Fall zwar im x36-Modus konfiguriert ist, aber die Anzahl der Switching-Bits (Aggressoren) viel geringer ist.
Daher wird das Skript zur Analyse Cyclone III M9K Block Leseanfälligkeit (.tcl) diese Speicher nicht als anfällig melden, und dies ist das erwartete Verhalten.
Beziehen Sie sich auf die vom tcl-Skript generierten Dateien, um genau zu beurteilen, welche Speicherinstanzen für das M9K-Leseproblem anfällig sind.
Wenn Ihr Design über genügend verfügbare M9K-Ressourcen verfügt, können Sie dieses Verhalten ignorieren, wenn Sie die RAM-Bitreservierungseinstellung global anwenden. Wenn die verfügbaren M9K-Ressourcen jedoch nicht in Ihrem Design enthalten sind, wenden Sie die RAM-Bitreservierung nur auf Speicherinstanzen an, die vom tcl-Skript über den Zuweisungseditor als anfällig gemeldet werden.