Artikel-ID: 000083707 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Was ist der Unterschied zwischen afi_rdata_en- und afi_rdata_en_full Signalen im UniPHY-basierten DDR2 SDRAM und DDR3 SDRAM Controller?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Der Unterschied zwischen afi_rdata_en und afi_rdata_en_full besteht darin, dass Sie afi_rdata_en verwenden können, um jeden Beat, der aus dem Speicher zurückkommt, zu maskieren, aber Sie müssen afi_rdata_en_full für die gesamte Lesedauer beibehalten.

Wenn Sie beispielsweise einen Burst von 8 auf der Speicherseite haben, der 4 Taktzyklen benötigt, müssen Sie afi_rdata_en_full für alle 4 Zyklen (z. B. 1111) beibehalten, aber wenn Sie die Worte 5 und 6 von den 8 Wörtern, die zurückkommen, maskieren möchten, können Sie afi_rdata_en 1101 erstellen und lesen nur die Worte 1 zurück. 2, 3, 4, 7 und 8, weil 5 und 6 maskiert werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

Stratix® III FPGAs
เอฟพีจีเอ Stratix® IV E
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Stratix® V GX

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.