Dieser Fehler tritt in der Quartus® II Softwareversion 2.2 auf, wenn der I/O-Standard der jeweiligen Bank, bei der die TDO-Pins lokalisiert sind, mit dem JTAG-I/O-Standard in Konflikt steht.
Dieses Problem wurde ab Version 3.0 der Quartus II Software behoben.
Das Softwareproblem bezieht sich auf die I/O-Standardeinstellung auf dem TDO-Ausgabestift des JTAG-Blocks. Die Quartus II Software setzt diese Pin auf den Standard-I/O-Standard in den Kompilierungseinstellungen des Projekts. Der Standard für I/O ist LVTTL innerhalb der Quartus II Software.
Der oben beschriebene Fehler tritt beispielsweise auf, wenn die Bank, auf der sich TDO befindet, der HSTL-Klasse I-Norm zugewiesen ist, aber die Standard-I/O-Norm auf LVTTL gesetzt ist.
Um das Problem in der Quartus II Softwareversion 2.2 zu umgehen, können Sie die I/O-Standardzuweisung (HSTL Klasse I in diesem Beispiel) explizit der TDO-Pin "altera_reserved_tdo" innerhalb der CSF-Datei des Projekts hinzufügen, indem Sie die folgenden Zeilen hinzufügen:
altera_reserved_tdo : IO_STANDARD = "HSTL CLASS I"; altera_reserved_tdo : LOCATION = Pin_F14;
Im Gerät ist der JTAG TDO-Pin fest mit VCCIO verdrahtet, sodass er nur den VCCIO-Spannungspegel ausfahren kann. Unabhängig von der I/O-Standardeinstellung in der Quartus II Software wird die TDO-Pins also VCCIO steuern.
Diese Geräteeinschränkung kann in bestimmten Situationen ein Problem darstellen, da der Byte-Ascii-Assistent nur 2.5 und 3.3s akzeptieren kann.™ Eine Problemumgehung für diese Fälle besteht darin, entweder einen Level-Puffer zur Erhöhung der Spannung zu verwenden, oder den Byte-Regler™ II zu verwenden, der in der Lage ist, niedrigere Spannungen wie 1,5 Schrauben zu bewältigen.