Artikel-ID: 000083676 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 28.01.2015

Wie verwende ich die EDERROR_INJECT JTAG-Anweisung, um einen CRC-Fehler in einem Stratix III, Stratix IV oder Arria II GX-Gerät zu simulieren?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Um einen CRC-Fehler in einem Stratix® III, Stratix IV oder Arria® II GX Gerät mit der EDERROR_INJECT JTAG Anweisung zu simulieren, kopieren Sie den Code in Beispiel 3 in AN 539: Testmethode der Fehlererkennung und -wiederherstellung mit CRC in Altera FPGA Geräten (PDF)in einer Textdatei speichern und als .jam-Datei speichern.

Sie können dann den Befehlszeilen-JAM-Player in der Quartus® II Design-Software verwenden, um die .jam-Datei auszuführen.

Der Befehl wäre:

quartus_jli -aerror_inject -cn .jam

wobei n nach -c = dem Kabelindex liegt. Um den Kabelindex für den USB-Blaster™ zu finden, führen Sie Folgendes aus:

quartus_jli -n

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

Stratix® III FPGAs
เอฟพีจีเอ Stratix® IV E
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Arria® II GX

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.