Artikel-ID: 000083671 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.12.2014

Warum steckt der PCI-Express-Endpunkt in DETECT fest? QUIET, wenn Sie das Beispiel Avalon-MM Qsys-Design verwenden?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung Die Avalon®-MM-Stratix® V Hard IP für PCI Express® Beispieldesign, die ab dem /ip/altera/altera_pcie/altera_pcie_sv_hip_avmm/example_designs/ directory, verbindet den Zug nicht erfolgreich in der Hardware oder im seriellen Modus in der Simulation.  Dies liegt daran, dass der Endpunkt im Reset gehalten wird.
    Lösung

    Um dieses Problem zu beheben, öffnen Sie das Design in Qsys und entfernen Sie die Verbindung von der nreset_status Ausgabe des DUT-Moduls zur mgmt_rst_reset-Eingabe auf dem alt_xcvr_reconfig_0 Modul.

    Dieses Problem wurde ab Version 13.1 der Quartus® II Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.