Artikel-ID: 000083657 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum erstellt mein Qsys-Projekt bei jedem Generiert-Run unterschiedliche HDL-Ausgabe?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Es wurde ein Problem mit der Qsys-Generierung und dem Projektmanagement-Algorithmus identifiziert, was zu einer nicht-deterministischen Code-Generierung führt. Die HDL ist für jede ausgeführte Generation gültig, die Reihenfolge der Instanzen kann jedoch von Ausführung zu Ausführung variieren. Dieses Problem wurde in allen Versionen von Qsys 11.0 und 11.1 (mit und ohne ServicePacks) erkannt.

Lösung

Dieses Problem wird in Version 12.0 von Qsys behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.