Artikel-ID: 000083589 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.11.2011

IP-Compiler für PCI-Express übersteigt möglicherweise die maximale ACK-Latenz, wenn ASPM L0s in Stratix IV-Geräten aktiviert ist

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

ACK-Latenz ist die maximale Latenz von der Anforderungsbestätigung bis zur Übertragung von übertragungs-übertragung. Wenn ASPM L0s aktiviert ist, wird die ACK Latenzzeiten können das Pci-Express-Spezifikationslimit überschreiten. Diese Verletzung kann auftreten, wenn Datenlink-Layer-Pakete mit TX-Transaktionsebenenpakete für den Link-Zugriff in Phasen hoher TX-Link-Auslastung. Wenn ASPM L0s aktiviert ist und der Verbindungspartner erfordert eine hohe FTS-Anzahl, die ACK-Latenz kann ausreichend hoch sein um eine erneute Übertragung von TX-Transaktionsebenenpaketen auszulösen.

Dieses Problem betrifft den IP-Compiler für PCI-Express-Implementierungen wenn ASPM L0s aktiviert sind, die auf ein Stratix IV-Gerät abzielen.

Lösung

Um dieses Problem zu vermeiden, deaktivieren Sie ASPM L0s in Ihrem System.

Dieses Problem wird in einer zukünftigen Version der IP nicht behoben. Compiler für PCI Express.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® IV FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.