Artikel-ID: 000083573 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 14.11.2013

Warnung (307026): DDR3-SDRAM-Pin-mem_dqs_to_and_from_the_uniphy_ddr3_0[0] muss von einem OUTPUT_PHASE_ALIGNMENT OUTPUT_PHASE_ALIGNMENT WYG mit einer Phasenverlagerung von 90, 72 und 108 Grad gespeist werden

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Diese kritische Warnung kann angezeigt werden, wenn Sie eine vollständige Kompilierung eines DDR3 UniPHY-basierten Controllers mit dem Stratix® III Gerät ausführen.

Lösung Die Phaseneinstellung für den Ausgabephasen-Ausrichtungsblock wird immer dynamisch kalibriert. Daher kann diese Warnung sicher ignoriert werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® III FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.