Artikel-ID: 000083562 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Sollte ich die Option "Generate power-of-2 data bus widths for Qsys or SOPC Builder" in DDR2 oder DDR3 SDRAM Controller mit UniPHY verwenden?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Wenn Sie den DDR2- oder DDR3-SDRAM-Controller mit UniPHY verwenden, wählen Sie diese Option, wenn die Breite des SDRAM-Datenbus eine Leistung von 2 ist oder wenn die Datenbreite keine Leistung von 2 ist und Sie nicht die Absicht haben, den vollständigen Datenbus zu verwenden.

Durch Auswahl dieser Option wird die Breite des Datenbus abgerundet. Wenn Sie beispielsweise eine Datenbreite von 72 Bits wählen und der Controller auf die halbe Rate eingestellt ist, wird die Avalon-MM-Datenbreite auf 256 verkürzt. Dies hindert Sie daran, die top 32 Datenbits zu verwenden.

Wenn Sie die volle Breite Ihres Speichers verwenden möchten, überprüfen Sie nicht die Option Power-of-2-Datenbusbreiten generieren für Qsys oder SOPC Builder.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 11 Produkte

เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Stratix® V E
เอฟพีจีเอ Stratix® IV E
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Stratix® IV GT
Stratix® III FPGAs
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GS

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.