OCT-Kalibrierung fürAltera® DDR/DDR2/DDR3 High Perfomance Memory Controllerkann entweder im Hochfahren-Modus oder im Benutzermodus auftreten.
Wenn Ihr Design die OCT-Kalibrierung im Power-Up-Modus verwendet, sollten Sie diese beiden Pins (termination_blk0~_rup_pad und termination_blk0~_rdn_pad) in Ihrem Design-Pin-Planer erstellen und der im FPGA verfügbaren Rup- und Rdn-Pin-Position zuweisen.
Wenn Ihr Design die OCT-Kalibrierung im Benutzermodus verwendet (mit der Sie die OCT-Kalibrierung dynamisch steuern können, nachdem das Gerät konfiguriert wurde), sollten Sie DIE DIESCT-Megafunktion in Ihr Design einbeziehen und Rup- und Rdn-Pins entsprechend verbinden. Weitere Informationen finden Sie in Altera Anwendungshinweis AN465 .
Entnehmen Sie bitte das Gerätehandbuch oder das Pin-out-Dokument für Gerätekontakte auf Altera Website für Rup- und Rdn-Pin-Locworkerin auf dem Gerät.