Artikel-ID: 000083540 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum verliert meine PLL-Sperre während oder nach der PLL-Neukonfiguration in meinem Stratix oder Stratix GX-Gerät?

Umgebung

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung Wenn Sie bemerken, dass die PLL während oder nach der PLL-Neukonfiguration die Sperre verliert, kann einer der Gründe sein, dass sich die M,N-Zählereinstellungen während der Neukonfiguration geändert haben. Wenn Sie die Einstellungen für M,N Zähler oder Delay-Elemente im Benutzermodus ändern, verliert die PLL die Sperre. Hier ein Beispiel:

    Angenommen, Ihre Eingabe-Taktfrequenz = 350 MHz und Ihre Ausgabe-Taktfrequenz = 350 MHz

    Daher kann die Quartus II Software M=1, N=1 und K=1 wählen, um die oben genannte Frequenzkombination zu erhalten.

    Sie möchten die Ausgabe-Taktfrequenz auf 700 MHz ändern und damit die PLL-Zähler in M=2,N=1 und K=1 ändern, um eine Ausgangs-Taktfrequenz von 700 MHz zu erhalten. Da Sie den M-Zählerwert geändert haben, um die gewünschte Ausgangsfrequenz zu erhalten, und da der M-Zähler Teil der Feedback-Schleife ist, verliert die PLL die Sperre.

    Entwickler können sich auch auf den Quartus II Kompilierungsbericht – PLL Zusammenfassungsabschnitt beziehen, um genau zu sehen, welche Werte die Quartus II Software für M,N gewählt hat, damit diese Einstellungen während der PLL-Neukonfiguration nicht versehentlich geändert werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.