Aufgrund eines Problems mit der Quartus® II Softwareversion 14.0 und neuer können Qsys-Systeme, die den Nios II Gen2-Prozessor umfassen, keine VHDL-Simulationsmodelle und Testbenches generieren.
Um dieses Problem zu umgehen, generieren Sie das Simulationsmodell und den Testbench in Verilog HDL.
Dieses Problem wurde ab Version 15.0 der Quartus II Software behoben.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.