Artikel-ID: 000083528 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum stimmt das Ausgabe-Pin-Verhalten meines MAX® 7000A/AE/B/S-Geräts nicht mit der Simulation unter Verwendung der Quartus® II Softwareversionen 3.0 und darunter überein?

Umgebung

  • Simulation
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung In der Quartus II Softwareversion 3.0 und unten gibt es im Assembler-Modul ein Problem, das in einem außergewöhnlichen Fall falsche Programmierdateien generiert.

    Das Problem tritt nur in der folgenden Situation auf:

    • Der erste Produktbegriff in einer Makrozellen ist nicht verwendet
    • Diese Makrozellen werden im parallelen Modus mit einem XOR-Gate verbunden, das zur Implementierung eines NOR-Gate mit dem zweiten Produktbegriff als Eingabe verwendet wird

    In diesem Fall deaktiviert der Quartus II Assembler den ersten Produktbegriff nicht, sondern ermöglicht es, das OR-Gate in der Architektur der MAX Geräte zu füttern. Da der Produktbegriff nicht verwendet wird, bleibt die Eingabe des Produktbegriffs im Gleitkomma, was dazu führt, dass das OR-Gate mit logisch 1 anstelle von logisch 0 gespeist wird. Dieses Verhalten führt zu falschen Ausgängen.

    Dieses Problem wurde in der Quartus II SoftwareVersion 4.0 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® MAX® 7000A CPLD

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.