Artikel-ID: 000083445 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 13.08.2012

Gibt es ein bekanntes Problem mit den Allzweck-PLLs für Dreifachgeschwindigkeits-Ethernet (TSE) LVDS Receive (Rx) und Übertragung (Tx) in Quartus II SoftwareVersion 10.1?

Umgebung

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Ja, die Dreifachgeschwindigkeits-Ethernet-IP hat die LVDS Rx PLL-Reset-Sequenz in Quartus® II Softwareversion 10.1 verbessert. Die LVDS Rx PLL hat jetzt pll_areset über den tse_lvds_reset_sequencer gesteuert, wobei das Tx PLL seinen pll_areset inaktiv hat.

    Da sich die Eingabequellen der beiden PLLs jetzt unterscheiden, kann Quartus II die beiden PLLs nicht mehr zusammenführen.

    Dieses Problem wird in einer zukünftigen Version der IP behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 7 Produkte

    เอฟพีจีเอ Cyclone® IV GX
    เอฟพีจีเอ Stratix® IV GT
    เอฟพีจีเอ Stratix® IV GX
    เอฟพีจีเอ Stratix® IV E
    Stratix® III FPGAs
    เอฟพีจีเอ Arria® II GZ
    เอฟพีจีเอ Arria® II GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.