Kritisches Problem
Beschreibung
Aufgrund eines Problems in der Intel® Quartus® Prime Software Version 18.0 und früher wird das reset_n Signal auf der Interlaken (2. Generation) Intel FPGA IP die im Kern enthaltenen Transceiver nicht zurücksetzen.
Lösung
Um dieses Problem zu umgehen, verbinden Sie das reset_n Signal manuell innerhalb des Cleartext-Wrapper-ilk_uflex_ext-Moduls im IP-Kern, wie unten gezeigt:
Originalcode:
uflex_ilk_hard_pcs_xcvr #(
. NUM_LANES (NUM_LANES),
...
)C2_XCVR(
Reset-Controller
.mm_clk (mm_clk), 75 –125 MHz
.reset_n,
...
Problemumgehungscode:
...
) C2_xcvr (
Reset-Controller
.mm_clk (mm_clk), 75 –125 MHz
.reset_n (reset_n),
...
Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Software behoben.