Artikel-ID: 000083430 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 05.02.2015

Fehler (175020): Rechtswidrige Einschränkung von LVDS_CHANNEL, die Teil Altera LVDS SERDES ist

Umgebung

  • Intel® Quartus® Prime Design Software
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Dieser Fehler wird angezeigt, wenn Sie Altera LVDS SERDES IP im Rx-CDR-Modus mit bestimmten Pinbeschränkungen in Arria® 10 und Cyclone® 10 GX-Geräten verwenden.

    Die Altera LVDS SERDES IP im Rx-CDR-Modus kann nur auf dedizierten, sogar nummerierten Kanälen platziert werden.

    Lösung

    Um zu identifizieren, welche Pins im Rx-CDR-Modus verwendet werden können, konsultieren Sie die Dedizierte Tx/Rx-Kanalspalte Ihres Geräts in der Belegungsdatei. Es können nur Stiftpaare mit geraden Zahlen verwendet werden.  Beispielsweise werden LVDS2K_1 möglicherweise nicht verwendet, und LVDS2K_2 können verwendet werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    เอฟพีจีเอ Intel® Arria® 10 GX
    เอฟพีจีเอ Intel® Arria® 10 GT
    Intel® Arria® 10 GT SoC-FPGA
    Intel® Arria® 10 FPGAs und SoC FPGAs
    เอฟพีจีเอ Intel® Cyclone® 10 GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.