Artikel-ID: 000083429 Inhaltstyp: Product Information & Documentation Letzte Überprüfung: 26.01.2016

Wie verwenden Sie die DQS-Phasenverschiebungsschaltung, wenn die Speicherschnittstellenfrequenz unter der minimalen DLL-Referenztaktfrequenz liegt?

Umgebung

  • Intel® Quartus® II Software
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die DQS-Phasenverschiebungsschaltung verwendet eine DLL, um die von den DQS/CQ/CQn/QK#-Pins benötigte Taktverzögerung dynamisch zu steuern.

    Die DLL wiederum verwendet eine Frequenzreferenz, um Steuersignale für die Verzögerungsketten in jedem DQS/CQ/CQn/QK#-Pin dynamisch zu generieren, wodurch Prozess-, Spannungs- und Temperaturschwankungen (PVT) kompensiert werden können.

    Die DQS-Phasenverschiebungsschaltung kann weiterhin verwendet werden, um eine effektive Phasenverschiebung für Speicherschnittstellen zu gewährleisten, die unterhalb der minimalen 200-MHz-DLL-Eingangsfrequenz laufen.

    Lösung

    Befolgen Sie diese Richtlinien:

    1) Bei einer Schnittstellenfrequenz zwischen 100MHz - 199MHz sollte die Frequenz der Taktspeisung der DLL verdoppelt werden, um eine effektive Phasenverschiebung von 45° zu erreichen

    2) Für eine Schnittstellenfrequenz zwischen 50MHz - 99MHz sollte die Frequenz der Taktspeisung der DLL mit vier multipliziert werden, um eine effektive Phasenverschiebung von 22,5° zu erreichen.

    Um die effektive Phasenverschiebung zu maximieren, besteht eine weitere Problemumgehung darin, die nächste Frequenz über der minimalen DLL-Eingangsfrequenz zu verwenden, um die DLL zu steuern.

    Sie sollten die folgenden Ergebnisse sehen:

    1) Bei einer Schnittstellenfrequenz zwischen 100MHz - 199MHz erhalten Sie eine Phasenverschiebung näher an 90° oder über 45°.

    2) Bei einer Schnittstellenfrequenz zwischen 50 MHz und 99 MHz erhalten Sie eine Phasenverschiebung näher an 45° oder über 22,5°.

    Für die Timing-Analyse müssen die DQS_PHASE_SHIFT-Parameter in der ALTDQ_DQS2 IP auf den tatsächlichen effektiven Phasenverschiebungswert gesetzt werden.

    Wenn beispielsweise der Parameter des ALTDQ_DQS2 IP DQS_PHASE_SETTING = 2 (90°-Standardeinstellung) ist, die Schnittstellenspeicherfrequenz 178 MHz beträgt und die DLL mit 205 MHz ausgeführt wird, dann entspricht 90 Grad 205 MHz (1,22 ns) 78,14 Grad 178 MHz.

    Setzen Sie dann DQS_PHASE_SHIFT = 7814 und überprüfen Sie die Zahl in TimeQuest.

    Fügen Sie der .qsf-Datei die folgende Zuweisung hinzu:

    set_global_assignment -name USE_DLL_FREQUENCY_FOR_DQS_DELAY_CHAIN AN

    Dies gilt für die Ausrichtung auf Arria® V oder Cyclone® V in der Quartus II-Softwareversion 13.0SP1 DP5 oder neuer und für die Ausrichtung auf Stratix V oder Arria V GZ in Quartus® II Version 13.1 oder neuer.

    Ohne diese globale Zuweisung in der QSF-Datei ist die Zeitanalyse nicht genau.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 6 Produkte

    Arria® V FPGAs und SoC FPGAs
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GZ
    Arria® V ST SoC-FPGA
    Arria® V SX SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.