Artikel-ID: 000083369 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.02.2013

Falsche Reset-Sequenz für serielle digitale Schnittstelle

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Lange Sperrzeit in serieller digitaler Schnittstelle (SDI) wann Empfang von HD (High Definition) in Arria V und Stratix V Geräten.

    Dieses Problem betrifft den Dreifachraten-Videostandard in 12.0.

    Lösung

    Für dieses Problem gibt es keine Problemumgehung.

    Dieses Problem wurde in ACDS-Patches für 12.0 und 12.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Stratix® V FPGAs
    Arria® V FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.