Diese kritische Warnung kann in Quartus angezeigt werden® II Software, wenn Sie ein PLL von einer Taktquelle steuern, die nicht der dedizierte Pin für diese PLL ist. PLLs sollen je nach in Ihrem Design ausgewählten Kompensationsmodus eine bestimmte Input-to-Output-Timing-Beziehung ausgleichen. Wenn ein PLL von einem globalen Taktpfad anstelle seines dedizierten Pfades gespeist wird, ist die Timing-Beziehung auf dem kompensierten Pfad nicht garantiert.
Diese kritische Warnung wird durch einen Fehler für Quartus II Versionen 6.1 bis 7.2 SP1 für PLLs ausgelöst, die im Modus "No Compensation" (keine Kompensation) arbeiten. Per Definition hat eine PLL im Modus "kein Ausgleich" keine definierte Timing-Beziehung zwischen dem Eingangs-Takt und dem Ausgabe-Taktziel. Diese kritische Warnung wird in einer zukünftigen Version von Quartus II für PLLs entfernt, die "ohne Kompensation" oder Modus arbeiten.
Wenn Sie einen nicht dedizierten Eingabe-Taktpfad zum PLL verwenden, und wenn eine bestimmte Kompensation gewünscht ist, sollten Sie diese Schritte durchführen, um die gewünschte TCO (Clock to out) Timing-Beziehung von der PLL-Eingabeuhr zum Ausgabe-Taktziel zu erzeugen:
1) Kompilieren Sie Ihr Design und führen Sie eine Timing-Analyse durch, um die TCO-Beziehung Ihrer Eingabe zum Ausgabe-Taktpfad zu bestimmen.
2) Passen Sie die Phase der PLL-Taktausgabe an, um die TCO-Verzögerung auszugleichen, die Sie durch Ihre Timing-Analyse ermittelt haben.
3) Kompilieren Sie Ihr Design erneut und überprüfen Sie das gewünschte Timing für den PLL-Ausgabe-Takt.