Artikel-ID: 000083332 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 20.08.2013

Fehler: Clock Divider node (Taktteiler-Knoten) – Der Fehler kann bei Cyclone® V und Arria® V Transceiver-Geräten auftreten, wenn Sie den outclk_0 Port Ihrer Transceiver PLL nicht mit dem ext_pll_clk Eingangsport der nativen Transceiver-PHY ...

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Fehler: Clock Divider Node 'inst|altera_xcvr_native_av:txcvr_top_inst|av_xcvr_native:gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb" ist nicht korrekt am "CLKCDRLOC"-Port angeschlossen.

    Der oben beschriebene Fehler kann bei Cyclone® V und Arria® V Transceiver-Geräten auftreten, wenn Sie den outclk_0 Port Ihrer Transceiver PLL nicht mit dem ext_pll_clk Eingangsport der nativen Transceiver-PHY verbunden haben, wenn Sie sich im externen PLL-Modus befinden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 8 Produkte

    เอฟพีจีเอ Cyclone® V GT
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Cyclone® V GX
    Arria® V SX SoC-FPGA
    Cyclone® V SX SoC-FPGA
    Cyclone® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GT

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.