Artikel-ID: 000083331 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 27.11.2013

Warum kann die Altera PLL nach der Installation des dp5-Patches nicht in der Simulation gesperrt werden?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Das Altera® PLL-Simulationsmodell kann nicht korrekt funktionieren und das gesperrte Signal nach installation des dp5 Patches für Version 13.0sp1 der Quartus® II Software nicht durchsetzen.

    Dieses Problem wird angezeigt, wenn Sie eine PLL mit dynamic Phase Stepping oder dynamischer Neukonfiguration simulieren.

    Das Problem liegt beim Simulationsmodell, was den Betrieb der PLL bei Der Implementierung in der Hardware nicht beeinflusst.

    Lösung Dieses Problem wird in Version 13.1 der Quartus II Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 15 Produkte

    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Arria® V GZ
    Arria® V SX SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Cyclone® V E
    เอฟพีจีเอ Stratix® V E
    Cyclone® V SE SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.