Artikel-ID: 000083329 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 07.01.2019

Warum sehe ich die 100G Ethernet-Intel® Stratix® 10 FPGA IP Design Beispiel-Paketgenerator, der ein zusätzliches Paket mit der Länge >1518 sendet?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Niedrige Latenz 100G Ethernet Intel® FPGA IP für Arria® 10 und Stratix® V
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Fehlers im 100G Ethernet Intel® Stratix® 10 FPGA IP Core Design Beispiel für einen festen Modus und einen inkrementellen Modus kann es sein, dass der Paketgenerator ein zusätzliches Paket der Länge >1518 sendet) im Abschnitt "Ethernet Link Inspector" TX and RX Statistics im Register "Statistikzähler" (1519 – Max. Byte-Frames werden um 1 erhöht).

    Dieses Problem beeinflusst den tatsächlichen 100G-Ethernet-Datenverkehr nicht.

    Wenn beispielsweise der Paketbereich zwischen 0x40 auf 0x42 mit insgesamt 10 Paketen eingestellt ist, können Sie sehen, dass ein zusätzliches Paket gesendet wird, das max. Byte-Frames um 1 erhöht.

    Lösung

    Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs
    เอฟพีจีเอ Intel® Stratix® 10 GX
    Intel® Stratix® 10 GT SoC-FPGA
    เอฟพีจีเอ Intel® Stratix® 10 MX
    เอฟพีจีเอ Intel® Stratix® 10 TX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.