Artikel-ID: 000083323 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.08.2018

Werden Cadence* Xcelium* Simulationsskripte erstellt, wenn ein 100G Interlaken IP-Beispieldesign für Intel® Arria® 10 Geräte generiert wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Intel® FPGA IP 100G Interlaken IP-ILKN/100G
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Nein, Cadence* Xcelium* Simulationsskripte werden nicht für ein 100 G Interlaken IP-Beispieldesign für Intel® Arria® 10 Geräte generiert. Skripts werden generiert, um den 100G Interlaken Beispiel-Designtestbench in Modelsim*, NCSim* und VCS* zu simulieren, wenn sie auf ein Intel Arria 10 Gerät abzielen.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.