Nein, Sie können denCLK-Pin nicht direkt oder indirekt verwenden, um den Rekonfigurations-Takt (reconfig_clk) zu generieren, da ein stabiler Takt erforderlich ist, wenn ALTGX_RECONFIG Block aus dem Reset kommt. DERCLK-Takt ist anfänglich möglicherweise nicht stabil und kann Probleme mit dem Offset-Cancellation-Prozess verursachen.
Im Folgenden folgen einige Empfehlungen:
1) Verwenden Sie einen kostenlosen laufenden Takt von einem NICHT-Transceiver-I/O-Taktstift, der beim Hochfahren des Geräts stabil ist.
2) Sie können eine GPLL verwenden, um reconfig_clk zu generieren, die von einem I/O-Taktstift stammen.
Abbildung 1. Dynamische Neukonfiguration reconfig_clk Anforderungen
Reconfig_reset sollte so lange bestätigt werden, bis die GPLL-Taktausgabe stabil ist. Dies kann erreicht werden, indem eine Verbindung zwischen der gesperrten GPLL-Ausgabe und reconfig_reset Eingabe eingefügt wird, wie oben gezeigt. Der reconfig_reset-Input ist ein synchroner Reset. Daher muss das invertierte Lock-Signal mit der reconfig_clk-Takt-Domain synchronisiert werden. Der gesperrte Status von GPLL kann in der Anfangsphase aufgrund schwankungen des Referenztakts der Eingabe einen Fehler haben. In diesen Fällen sollte ein Millisekunden-Filter implementiert werden.
Sobald das vielbeschächte Signal nach der Initialisierung deassert wird, führt die Neubehauptung reconfig_reset den Offset-Löschungsprozess nicht neu.
Um den reconfig_reset Port für den alt_reconfig Block zu aktivieren, müssen Sie die Option "Channel and TX PLL select/reconfig" aktivieren und die Option "Use \'reconfig_reset\' " (Kanal- und TX PLL-Neukonfiguration verwenden) aktivieren.