Aufgrund eines Problems in der Intel® Quartus® Prime Software Version 15.1 und früher kann es sein, dass bei der Simulierung der Floating Point DSP IP-Komponente für Intel® Arria® 10 Geräte einer der folgenden Simulationsfehler auftritt.
Mentor:
Anzahl ** Fehler: (vlog-13069) ./.. /.. /altera_fpdsp_block_151/sim/<moduleSpecificName>_altera_fpdsp_block_<versionSpecificID> (46): in der Nähe von ";": ": ":" (Fehlerfehler, unerwartet \';\', erwartet \')\'.
Trittfrequenz:
ncvlog: *E,EXPRPA (./.. //.. /altera_fpdsp_block_151/sim/<modulSpecificName>_altera_fpdsp_block_<versionSpecificID>,46 |1): eine richtige Klammer erwarten (\')\') [12.1.2][7.1 (IEEE)].
Synopsys:
Fehler-[SE] "Tom" (Fehler)
Die folgende Verilog-Quelle weist einen Fehler auf:
"./.. /.. //.. /altera_fpdsp_block_151/sim/<moduleSpecificName>_altera_fpdsp_block_<versionSpecificID>.sv",
46: Token ist \';\'
);
Um dieses Problem zu umgehen, führen Sie eine der folgenden Aktionen durch:
- Generieren Sie die VHDL-Version der IP und verwenden Sie diese in Simulationen.
- Ändern Sie die Variation-Datei, die in / altera_fpdsp_block_151/sim/_altera_fpdsp_block_.sv erstellt wurde, und ändern Sie die folgende Zeile:
.chainout(Chainout)
An:
.chainout(Chainout)
Hinweis: Der Speicherort der Datei finden Sie entweder in der Version 15.0 oder 15.1, damit der Verzeichnispfad /altera_fpdsp_block_150 oder /altera_fpdsp_block_151 sein kann.
Dieses Problem wurde in der Intel® Quartus® Prime Software v16.0 behoben.