Artikel-ID: 000083288 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.11.2013

Warum geht meine DDR3 Uniphy*-|pll_c2p_write_clk-Uhr während bestimmter Kompilierungen aus meinen TimeQuest-Berichten verloren?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Bei bestimmten Konfigurationen des DDR3 UniPHY-basierten Speichercontrollers wird der *|pll_c2p_write_clk Takt während der Zeitanalyse möglicherweise nicht im Taktbericht aufgeführt. Diese Auslassung kann auftreten, wenn zwei der Speichercontroller-PLL-Zähler-Ausgänge die gleichen Einstellungen haben und zusammengelegt werden. In diesem Fall wird die *|pll_c2p_write_clk Uhr nicht mehr angezeigt *|pll_afi_clk , weshalb sie in den TimeQuest-Berichten nicht mehr sichtbar ist.

Lösung Es ist keine Problemumgehung erforderlich, da die PLL-Gegenfunktion gültig ist und alle Zeitablaufspfade, die ursprünglich mit dem Takt verknüpft waren, jetzt mit *|pll_afi_clk der *|pll_c2p_write_clk Taktung verbunden sind.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

เอฟพีจีเอ Stratix® V E
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GX

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.