Suchen Sie die /altera_pcie_a10_hip_150/_alterapcie_a10_hip_150_*.v Datei (wobei *** eine nach dem Zufallsprinzip generierte Zeichenreihe ist) und diese Änderungen vornehmen:
Fügen Sie in Zeile 2026 diesen Reset-Synchronisierer hinzu:
//=================================
Reset-Synchronizer
//=================================
generate begin: g_rst_sync
wenn ((interface_type_integer_hwtcl == 1) || (include_sriov_hwtcl == 1)) Start: g_syncrstn_avmm_sriov
Reset-Synchronizer
altpcie_reset_delay_sync #(
. ACTIVE_RESET (0),
. WIDTH_RST (10),
. NODENAME ("app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl"),
. LOCK_TIME_CNT_WIDTH (1)
) app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl (
.clk (coreclkout_hip),
.async_rst (~reset_status),
.sync_rst(app_rstn[9:0])
);
Ende
Ende
endgeneriert
Löschen Sie in Zeile 4378 diesen Reset-Synchronisierer
Reset-Synchronizer
altpcie_reset_delay_sync #(
. ACTIVE_RESET (0),
. WIDTH_RST (10),
. NODENAME ("app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl"),
. LOCK_TIME_CNT_WIDTH (1)
) app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl (
.clk (coreclkout_hip),
.async_rst (~reset_status),
.sync_rst(app_rstn[9:0])
);
Ändern Sie in Zeile 4612 diese Zeile:
.power_on_reset_n (perstn_pin
zu diesem Thema:
.power_on_reset_n (app_rstn[0]
Dieses Problem wird voraussichtlich in einer zukünftigen Version der Quartus® II Software behoben werden.