Kritisches Problem
Beschreibung
Wenn Sie FEC in einer 40GBASE-KR4-Variation des LL 40GbE IP-Kerns aktivieren, ist die Testbenches fehlgeschlagen Simulation und die Standard-IP-Kern-Simulationsmodelle ausfallen Simulation. Dieses Problem tritt auf, weil der PCS nicht ausgerichtet ist und die Gassen.
Lösung
Um dieses Problem zu umgehen, müssen Sie den Wert des
SYNOPT_FULL_SKEW RTL-Parameter in Ihrer Top-Level-Simulationsdatei zu
den Wert 1. Diese Änderung erhöht die Simulationszeit.
Um den Wert dieses RTL-Parameters im testbench zu ändern, bietet Altera der IP-Kern:
- Öffnen Sie die /example_testbench/alt_e40_avalon_kr4_tb.sv Datei zur Bearbeitung.
- Zeile ändern
localparam SYNOPT_FULL_SKEW = 1\'b0; //enable support for large lane skews
An
localparam SYNOPT_FULL_SKEW = 1\'b1; //disable support for large lane skews
Dieses Problem wird in einer zukünftigen Version der niedrigen Latenz von 40 und 100 Gbit/s behoben. Ethernet-MAC- und PHY-IP-Kern.