Artikel-ID: 000083212 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.08.2014

Warum Burst-Übertragungen von einem lineW failover enabled master fail?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Intel® Nios® II Prozessor
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Burst-Übertragungen von einem Avalon®-MM-Master, der den Parametersatz lineW ascii hat, können auf die falschen Adressen zugreifen, wenn der Burst von einer Adresse aus beginnt, die nicht an einer Burst-Begrenzung ausgerichtet ist.

    Dieses Problem tritt auf, wenn 2 oder mehr Avalon-MM-Master mit einem Slave verbunden sind.

    Das Problem führt dazu, dass die Qsys-Fabric die Burst-Grenzen falsch berechnet und daher keine Burst-Grenzen einwickeln kann.

    Weitere Informationen über den Parameter lineWstack finden Sie in Kapitel 3 der Avalon-Schnittstellenspezifikationen (PDF).

    Ein Beispiel für einen Avalon-MM-Master mit aktiviertem lineWternetverbindungsparameter ist die Nios® II instruction_master.

    Lösung Dieses Problem wurde ab Version 13.0 der Quartus® II Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.