Artikel-ID: 000083203 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 21.03.2018

FEHLER: * Antworttransaktion *, Zyklus 0 - Zeitplankonflikt in Avalon® MM Slave BFM-Simulation

Umgebung

    Intel® Quartus® Prime Pro Edition
    Simulation, Debug und Verifizierung
    Avalon-MM Slave BFM Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Wenn die Latenzantwort nicht korrekt eingestellt wurde, wird der obige Fehler in der Simulation des Avalon® MM Slave BFM angezeigt.

Der Fehler wird ausgelöst, wenn der Avalon® MM Master mehrere Burst-Lesetransaktionen an den Avalon® MM Slave BFM ausgibt und der Slave BFM versucht, eine Leseantwort zu generieren, bevor die Leseantwort des vorherigen Bursts abgeschlossen ist.

Nachfolgend finden Sie eine Beispielsequenz, die den Zeitplankonflikt auslöst.

1. Fordern Sie einen Burst-Lesevorgang (Größe 2) mit einer Latenz von 4 an.
2. Fordern Sie im nächsten Zyklus einen Burst-Lesevorgang (Größe 2) mit einer Latenz von 3 an.

Der Slave-BFM zählt die Latenz in Bezug auf die Zeit, in der er den Befehl empfängt, und versucht, die dritte Leseantwort zu steuern, bevor er die zweite Leseantwort auslöst.

Diese Überlappung von Antworten löst den Zeitplankonflikt aus.

Lösung

Um diesen Fehler zu umgehen, verwenden Sie den set_response_latency API-Aufruf, um das Timing der Leseantwort zwischen Burst-Transaktionen anzupassen. Befolgen Sie die nachstehende Formel, um eine feste Antwortlatenz für alle Burst-Lesetransaktionen festzulegen:

Maximale Burst-Lesegröße = Smax,
minimale Zyklen zwischen Burst-Leseanforderungen = Cmin.

Antwortlatenz = Smax - Cmin 1.

Das obige Beispiel zeigt die maximale Burst-Lesegröße = 2 und die minimalen Zyklen zwischen Burst-Leseanforderungen = 1. Die Antwortlatenz für jede Burst-Leseanforderung sollte 2 betragen.

Weitere Informationen finden Sie in der Beschreibung der set_response_latency im Benutzerhandbuch zur Avalon® Verifizierung IP Suite .

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

Intel® Stratix® 10 FPGAs und SoC FPGAs
Intel® Arria® 10 FPGAs und SoC FPGAs
เอฟพีจีเอ Intel® Cyclone® 10 GX

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.