Kritisches Problem
Beschreibung
Bei Verwendung des Intel® Stratix® 10 10GBASE-KR PHY-Intel FPGA IP, das Ethernet 10G MAC Intel® Stratix® 10 FPGA IP mit geringer Latenz, die Intel® Stratix® 10 Ethernet-IP mit 10 Gbit/s niedriger Latenz oder die L-Tile/H-Tile Transceiver native PHY Intel Stratix 10 FPGA IP in 10G- oder 40G-KR-Modi. Die harten PCs können beim Senden von PRBS-Mustern stecken bleiben, wenn bei der Neukonfiguration im Datenmodus ein CSR-Reset auftritt.
Lösung
Um dieses Problem zu umgehen, verwenden Sie die Auto-Negotiation (AN) oder Link Training (LT) Neukonfiguration, um diesen Status zu löschen.
Dieses Problem wird in einer zukünftigen Version der Intel® Quartus® Prime Software behoben.