Beschreibung
Dieser Fehler kann auftreten, wenn die Intel® Stratix® 10 L-Tile/H-Tile Transceiver native PHY in Gen3 PIPE* Konfigurationen kompiliert werden, die auf Intel® Stratix® 10 Geräte mit der Intel® Stratix® 10 Hard IP für PCI* Express-Pins abzielen.
Lösung
Um dieses Problem zu umgehen, ändern Sie entweder die Transceiver-Standorte, um diejenigen zu vermeiden, die von der Intel® Stratix® 10 Hard IP verwendet werden, oder ändern Sie die Gerätegeschwindigkeit auf -1.
Dieser Fehler wird gemeldet, wenn Intel® Quartus® Prime Pro Edition Versionen 17.0, 17.1 und 18.0 verwendet werden, wenn eine Geschwindigkeitsstufe von -2 oder -3 angestrebt wird.
Dieser Fehler wurde ab Intel® Quartus® Prime Pro Edition Version 18.1 behoben.