Artikel-ID: 000083195 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.08.2018

Warum ignoriert das Ethernet 10G MAC mit niedriger Latenz Intel® FPGA IP sequentielle XON-Anfragen, wenn sie mit PFC-Warteschlangen (Priority-based Flow Control) implementiert werden?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Intel® FPGA IP Geringe Latenz 10-Gbit/s Ethernet MAC und PHY-Funktion IP-10GEUMAC
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Aufgrund eines Problems mit der Intel® Quartus® Prime Software Version 18.0.1 und früher akzeptiert die Ethernet-Intel® FPGA IP mit niedriger Latenz nur die erste XON-Anfrage, wenn sie mit Priority-Based Flow Control (PFC)-Warteschlangen implementiert wird. Alle nachfolgenden XON-Anforderungen werden ignoriert, und die restlichen angehaltenen Warteschlangen bleiben bis zum Ablauf der Unterbrechungsquanta angehalten oder werden zu Null.

Lösung

Um dieses Problem zu umgehen, müssen alle angehaltenen Warteschlangen gleichzeitig über ein einzelnes XON fortgesetzt werden, oder warten Sie auf den Ablauf der Unterbrechungsquanta für die verbleibenden angehaltenen Prioritätswarteschlangen.

Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 18.1 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

เอฟพีจีเอ Intel® Cyclone® 10 GX
Intel® Stratix® 10 FPGAs und SoC FPGAs
Intel® Arria® 10 FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.