Altera hat die folgenden Probleme in Quartus identifiziert® II 9,0SP1 für Stratix® IV-Transceiver Basis-Konfigurationen (PMA Direct).
1. Die tx_clkout-Frequenz in der Hardware ist zwei Mal der erwartete Wert, wenn die Kanalbreite 16 oder 20 Bits beträgt (gilt nur für PMA Direct xN-Konfiguration)
2. Falsche Biteinstellungen in den Transceiver-FPGA Fabric-Schnittstelleneinstellungen auf Sender- und Empfängerseite, wenn die Kanalbreite 16 Bit beträgt, was zu Bitfehlern führt.
3. Software-Timing-Modelle sind vorläufig, was unter Verwendung von Basismoduskonfigurationen (PMA Direct) zu Timing-Verletzungen bei Designs führen kann.
Um Probleme 1 und 2 zu beheben, installieren Sie den Patch über die folgenden Links für die Version der Quartus II Software 9.0SP1 und kompilieren Sie das Design erneut.
http://www.altera.com/patches/quartus/90sp1/pc_quartus_ii_90sp1_sivgx_patch_1_25.zip
http://www.altera.com/patches/quartus/90sp1/linux_quartus_ii_90sp1_sivgx_patch_1_25.tar
Linux readme.txt -http://www.altera.com/patches/quartus/90sp1/linux_quartus_ii_90sp1_sivgx_patch_1_25.txt
Um Problem 3 zu umgehen, befolgen Sie die unten aufgeführten Designrichtlinien und Zeiteinschränkungen
Designrichtlinien
a) Um die Setup- und Zeitanforderungen an der Empfänger-FPGA Fabric-Schnittstelle zu erfüllen,
Erfassen Sie parallele Empfangsdaten (rx_dataout) mithilfe des positiven Rands des wiederhergestellten Takts (rx_clkout) und fügen Sie die folgende Multi-Zyklus-Einschränkung in der SDC-Datei hinzu.
set_multicycle_path -setup von [get_registers rx_data_reg*] 0
set_multicycle_path -hold -from [get_registers rx_data_reg*] 0
rx_data_reg sind die Register, die verwendet werden, um die RX-Daten vom rx_dataout Port der RX PMA im FPGA Kern zu erfassen.
Wenn Ihr kompiliertes Design mit diesem Verfahren Verletzungen des Timings anzeigt (abhängig von der Transceiver-Datenrate und der Logikauslastung), verwenden Sie den negativen Rand der rx_clkout, um die empfangenen parallelen Daten zu takten und die oben genannten Multi-Zyklus-Beschränkungen aus der SDC-Datei zu entfernen.
b) Um die Setup- und Zeitanforderungen an der FPGA Fabric-Transmitter-Schnittstelle zu erfüllen,
lesen Sie den App-Hinweis AN580 – Erreichen eines zeitlichen Abschlusses in grundlegenden (PMA Direct)-Modi
Zeiteinschränkungen: Fügen Sie diese Beschränkungen in der SDC-Datei nur hinzu, wenn 9.0SP1 verwendet wird. Entfernen Sie diese Einschränkungen, wenn Sie auf die Quartus II 9.0SP2-Version aktualisieren.
pma_direct_variation festlegen
foreach_in_collection rxpma_clockout_pin [get_pins -compatibility_mode
*|_alt4gxb_*|receive_pma*|Clockout]
{
setzen Sie rxpma_clockout [get_pin_info -name ]
regsub "(.*|_alt4gxb_.*|receive_pma\d |) (Clockout)" "\1deserclock[0]" rxpma_clocksrc
create_generated_clock -source -master_clock -name
set_clock_uncertainty -hold -von -bis 1.0
}
Ersetzen durch den Namen des PMA Direct ALTGX-Moduls