Artikel-ID: 000083137 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.08.2012

Warum können Dreigeschwindigkeits-Ethernet-Intel® FPGA IP Instanzen, die PLL für LVDS-I/O senden und empfangen, die gleiche PLL nicht teilen?

Umgebung

  • Ethernet
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Dreifach-Speed-Ethernet-Intel® FPGA IP-Instanzen senden und empfangen phasengeregelte Schleife (PLL) für LVDS I/O teilen sich nicht dasselbe PLL.

     

    Lösung

    Der nächste Patch bietet eine Lösung, um sicherzustellen, dass Übertragungs- und Empfangs-PLL für LVDS-I/O dieselbe PLL teilen kann.

    Laden Sie die entsprechende Quartus® II Softwareversion 10.1SP1 Patch 1.77 über die folgenden Links herunter:

    Vorsicht:

    Sie müssen entweder zuvor die Quartus II 10.1 SP1 Software installiert haben oder die Quartus II 10.1 SP1 Software installieren, bevor Sie diesen Patch installieren. Andernfalls wird das Patch nicht korrekt installiert, und die Quartus II Software wird nicht korrekt ausgeführt.

    Nach der Installation des Patches müssen Sie Ihre Dreifach-Speed-Ethernet-Intel® FPGA IP erneut erstellen, bevor Sie Ihr Design kompilieren.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.