Artikel-ID: 000083130 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 14.06.2016

Warum schlägt das PCI-Express-Link-Training zeitweilig fehl?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Fehlers können Sie aufgrund der Übertragung beschädigter TS1s einen Link-Trainingsfehler mit der hard IP for PCI Express® IP Core sehen.

    Der Hard IP Core LTSSM Zustandszyklen zwischen dem Detect- und Polling.Config-Status. Aufgrund der beschädigten TS1s kann der Verbindungspartner nur zum Status Polling.Active fortfahren, wodurch das Link-Training fehlschlägt.

    Lösung

    Ändern Sie die IP so, dass Sie den Soft-Reset-Controller verwenden, lesen Sie bitte die entsprechende Lösung unten:

    Dieses Problem wurde in v13.1.2 und neuer der Quartus® II Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 8 Produkte

    เอฟพีจีเอ Arria® V GT
    Arria® V ST SoC-FPGA
    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Arria® V GX
    Arria® V SX SoC-FPGA
    Cyclone® V ST SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.